

Rechnerstrukturen

Vorlesung im Sommersemester 2009

Prof. Dr. Wolfgang Karl

Universität Karlsruhe (TH)


Fakultät für Informatik

Institut für Technische Informatik










Kapitel 1: Grundlagen

1.5 Parallelverarbeitung





- Implementierung eines RISC-Befehlssatzes
 - -k-stufige Befehlspipeline (k=5)




ID: Befehl dekodieren

EX: Befehl ausführen

MA: Speicherzugriff

WB: Zurückschreiben



Leistungsaspekte

- Ausführungszeit eines Befehls:
 - Zeit, die zum Durchlaufen der Pipeline benötigt wird
 - Ausführung eines Befehls in k Taktzyklen (ideale Verhältnisse)
 - Gleichzeitige Behandlung von k Befehlen (ideale Verhältnisse)

-Latenz:

 Anzahl der Zyklen zwischen einer Operation, die ein Ergebnis produziert, und einer Operation, die das Ergebnis verwendet




Leistungsaspekte

-Laufzeit T

$$T = n+k-1$$

- N: Anzahl der Befehle in einem Programm
- Annahme: ideale Verhältnisse!
- Beschleunigung S

$$S = n * k / (k + n - 1)$$




- Alle Pipelinestufen benützen unterschiedliche Ressourcen
- Pipelining erhöht den Durchsatz
 - Mit jedem Takt wird unter Annahme idealer Verhältnisse ein Befehl geholt bzw. beendet.
 - Im eingeschwungenen Zustand der Pipeline:
 - Durchsatz = 1 Befehl / Taktzyklus
 - Aber, reduziert nicht die Ausführungszeit einer individuellen Instruktion
- Zykluszeit, Taktzyklus:
 - Abhängig vom kritischen Pfad, der langsamsten Pipelinestufe






- Ausführungsphase
 - Integer-Verarbeitung
 - Ausführung von arithmetischen und logischen Befehlen dauert einen Taktzyklus (Ausnahme: Division)
 - Gleitkomma-Verarbeitung:
 - Zerlegung in weitere Stufen
 - Eingliederung an der Stelle der Ausführungsstufe in der Befehlspipeline
 - Mehrere Gleitkommarechenwerke (Floating-Point Units)




- Ausführungsphase
 - Gleitkomma-Verarbeitung: weitere Rechenwerke




| Rechenwerk | Latenz | Initiierungs- intervall |
|-------------|--------|----------------------------|
| Integer ALU | 0 | 1 |
| FP Add | 3 | 1 |
| FP Multiply | 6 | 1 |
| FP Divide | 24 | 25 |


Latenz: Anzahl der Zyklen zwischen einer Operation, die ein Ergebnis produziert und einer Operation, die das Ergebnis verwendet

Initiierungsintervall: Anzahl der Zyklen zwischen zwei Operationen



- Ausführungsphase
 - Gleitkomma-Verarbeitung: Pipelining der Rechenwerke






- Ausführungsphase
 - Gleitkomma-Verarbeitung: Pipelining der Rechenwerke
 - Latenz: 1 Zyklus weniger als die Anzahl der Pipelinestufen
 - Beispiel:
 - » 4 ausstehende FP add Operationen
 - » 7 ausstehende FP multiply Operationen
 - » 1 FP Divide Operation, da kein Pipelining





- Verfeinerung der Pipeline-Stufen
 - Weitere Unterteilung der Pipeline-Stufen
 - Weniger Logik-Ebenen pro Pipeline-Stufe
 - Erhöhung der Taktrate
 - Führt aber auch zu einer Erhöhung der Ausführungszeit pro Instruktion
- "Superpipelining"






Verfeinerung der Befehlspipeline (k=10)





 Verfeinerung der Befehlspipeline: Beispiel MIPS R4000 (~1991)



RF: Holen der Daten aus der Registerdatei

EX: Befehl ausführen

DF: Holen der Daten, 1.Zyklus (für Load- und Store-Befehle,


DS: Holen der Daten, 2. Zyklus

TC Tag-Check

WB: Ergebnis zurückschreiben









- Pipeline-Konflikte (Pipeline Hazards, Pipeline-Hemmnisse)
 - Situationen, die verhindern, dass die n\u00e4chste Instruktion im Befehlsstrom im zugewiesenen Taktzyklus ausgef\u00fchrt wird
 - Unterbrechung des taktsynchronen Durchlaufs durch die einzelnen Stufen der Pipeline
 - Verursachen Leistungseinbußen im Vergleich zum idealen Speedup
 - Erfordern ein Anhalten der Pipeline (Pipeline stall)
 - Bei einfacher Pipeline:
 - » Wenn eine Instruktion angehalten wird, werden auch alle Befehle, die nach dieser Instruktion zur Ausführung angestoßen wurden, angehalten
 - » Alle Befehle, die vor dieser Instruktion zur Ausführung angestoßen wurden, durchlaufen weiter die Pipeline





- Strukturkonflikte
 - Ergeben sich aus Ressourcenkonflikten
 - Die Hardware kann nicht alle möglichen Kombinationen von Befehlen unterstützen, die sich in der Pipeline befinden können
 - Beispiel:
 - Gleichzeitiger Schreibzugriff zweier Befehle auf eine Registerdatei mit nur einem Schreibeingang



- Datenkonflikte

- Ergeben sich aus Datenabhängigkeiten zwischen Befehlen im Programm
- Instruktion benötigt das Ergebnis einer vorangehenden und noch nicht abgeschlossenen Instruktion in der Pipeline
 - D.h. ein Operand ist noch nicht verfügbar


- Steuerkonflikte

 Treten bei Verzweigungsbefehlen und anderen Instruktionen auf, die den Befehlszähler verändern




- Auflösung der Pipeline-Konflikte
 - Einfache Lösung: Anhalten der Pipeline
 - Einfügen eines Leerzyklus (Pipeline Bubble)
 - Führt zu Leistungseinbußen
 - Verschiedene Maßnahmen in der Hardware und in der Software, um Auswirkungen auf die Leistungsfähigkeit möglichst zu vermeiden





- Ursachen für Datenkonflikte:
 - Datenabhängigkeiten
 - zwischen Befehlen im Programm
 - Beispiel:

```
add R1,R2,R3
sub R4,R5,R6
and R6,R1,R8
xor R9,R1,R11
```



- Ursachen für Datenkonflikte:

- Datenabhängigkeiten
 - sind Eigenschaften des Programms!
 - Es hängt von der Pipeline-Organisation ab, ob eine gegebene Anhängigkeit zu einem Konflikt führt und ob Konflikte zu einem Anhalten der Pipeline führen!
 - in einem Programm zeigen die Möglichkeit eines Konflikts an!
 - Legen die Programmordnung fest, d.h. die Reihenfolge in der die Ergebnisse berechnet werden müssen.
 - Legen eine obere Grenze für den Grad des Parallelismus fest, der ausgenützt werden kann



- Ursachen für Datenkonflikte:
 - Echte Datenabhängigkeit (true dependence, flow dependence)
 - Ein Befehl j ist datenabhängig von einem Befehl i, wenn eine der folgenden Bedingungen gilt:
 - » Befehl *i* produziert ein Ergebnis, das von Befehl *j* verwendet wird, oder
 - » Befehl j ist datenabhängig von Befehl k und Befehl k ist datenabhängig von Befehl i (Abhängigkeitskette)



- Ursachen für Datenkonflikte:
 - Echte Datenabhängigkeit (true dependence, flow dependence)
 - Beispiel (MIPS Assembler):

```
- LOOP: L.D F0,0(R1)
ADD.D F4,F0,F2
S.D F4,0(R1)
D.ADDUI R1,R1,#-8
BNE R1,R2,LOOP
```


Abhängigkeit o tritt in Pipeline auf, in der der Vergleich in der ID Phase stattfindet



- Ursachen für Datenkonflikte:
 - Namensabhängigkeiten
 - Treten auf, wenn zwei Instruktionen dasselbe Register dieselbe Speicherzelle (den Namen) verwenden, aber kein Datenfluss zwischen den Befehlen mit dem Namen verbunden ist.
 - Es gibt zwei Arten von Namensabhängigkeiten zwischen zwei Befehlen i und j :
 - » Gegenabhängigkeit (Anti dependence)
 - » Ausgabeabhängigkeit (Output dependence)




- Pipeline-Konflikte
 - Ursachen für Datenkonflikte:
 - Namensabhängigkeiten
 - Gegenabhängigkeit (Anti dependence)
 - » Der Befehl *i* liest einen Operanden aus einem Register, (Speicher), das von einem Befehl *j* anschließend überschrieben wird.






- Pipeline-Konflikte
 - Ursachen für Datenkonflikte:
 - Namensabhängigkeiten
 - Ausgabeabhängigkeit (Output dependence)
 - » Der Befehl *i* und der Befehl *j* schreiben in dasselbe Register oder in dieselbe Speicherzelle:






- Datenkonflikte:


- Zwischen datenabhängigen Befehlen können
 Datenkonflikte auftreten, wenn sie so nahe im
 Programm stehen, dass ihre Überlappung innerhalb der
 Pipeline die Zugriffsreihenfolge auf die Register
 verändern würde.
 - » Beispiel: Echte Datenabhängigkeit






- Datenkonflikte:





- Datenabhängigkeiten können folgende Konflikte verursachen:
 - Lese-nach-Schreib-Konflikt (Read-After-Write, RAW)
 - Tritt auf, wenn Befehl j sein Quellregister liest, bevor Befehl i das Ergebnis geschrieben hat.
 - Lese-nach-Schreib-Konflikt (Write-After-Read, WAR)
 - Tritt auf, wenn Befehl j sein Zielregister beschreibt, bevor Befehl i den Operanden gelesen hat.
 - D.h. der Befehl i liest einen falschen Wert
 - Schreib-nach-Schreib-Konflikt (Write-After-Write, WAW)
 - Tritt auf, wenn Befehl j sein Zielregister beschreibt, bevor Befehl i das Ergebnis geschrieben hat.
 - D.h. Der Befehl i liefert den Wert für das Zielregister, anstelle von j






- Software-Lösungen
 - Aufgabe des Compilers:
 - » Erkennen von Datenkonflikten
 - » Einfügen von Leeroperationen nach jedem Befehl, der einen Konflikt verursacht oder verursachen kann.
- Statische Verfahren:
 - Instruction Scheduling, Pipeline Scheduling
 - Eliminieren von Leeroperationen
 - Umordnen der Befehle des Programms (Code-Optimierung)







- Auflösen von Konflikten
 - Hardware-Lösungen (Dynamische Verfahren)
 - Erkennen von Konflikten
 - » Entsprechende Konflikterkennungslogik notwendig!
 - Techniken:
 - » Leerlauf der Pipeline (Interlocking, Stalling)
 - » Forwarding
 - » Forwarding mit Interlocking




- Dynamische Verfahren
 - Anhalten der Pipeline (Pipeline Interlock)
 - Erkennen von Konflikten und Auflösen des Konflikts durch Anhalten der Pipeline
 - Anhalten des Befehls j und nachfolgender Befehle in der Pipeline für mehrere Takte










- Dynamische Verfahren
 - Forwarding
 - Erhöhter Hardware-Aufwand
 - Rückführung des ALU-Ergebnisses zur Eingabe
 - Kein Warten notwendig!







- Dynamische Verfahren
 - Forwarding
 - Zusätzlicher Hardware-Aufwand:
 - » Forwarding-Logik und zusätzliche Datenpfade






- Dynamische Verfahren
 - Forwarding mit Interlock (Result Forwarding)
 - Problem: Speicherzugriff, z.B Ladeoperation
 - » Nicht alle Konflikte lassen sich mit Forwarding allein auflösen






- Dynamische Verfahren
 - Forwarding mit Interlock (Result Forwarding)
 - Lösung: Anhalten der Pipeline





- Strukturkonflikte
 - Ergeben sich aus Ressourcenkonflikten
 - Die Hardware kann nicht alle möglichen Kombinationen von Befehlen unterstützen, die sich in der Pipeline befinden können
 - Beispiel:
 - Wenn ein Prozessor nur über einen Schreibeingang verfügt und unter bestimmten Umständen zwei Schreibvorgänge in einem Takt in der Pipeline auftreten




- Strukturkonflikte
 - Auflösen von Konflikten
 - Arbitrierung mit Interlocking
 - » Auflösung durch Hardware
 - » Anhalten eines Befehls, der den Konflikt verursacht
 - Einfügen von Leerzyklen
 - Ressourcenreplizierung
 - » Vervielfachung der Ressourcen
 - » Beispiel: mehrere Schreibeingänge für Registerdatei




- Steuerflusskonflikte


- Berechnung der Sprungadresse und des Sprungziels in der EX-Phase. Die Zieladresse ersetzt den PC in der MA-Phase.
 - Bei einer Verzweigung kann erst nach drei Takten mit der Ausführung der korrekten Befehlsfolge gestartet werden.
 - In der Pipeline befinden sich drei Befehle, die bereits geladen worden sind und wieder gelöscht werden müssen, wenn der Sprung ausgeführt wird.




- Steuerflusskonflikte
 - Berechnung der Sprungadresse und des Sprungziels in der EX-Phase. Die Zieladresse ersetzt den PC in der MA-Phase.
 - Bei einer Verzweigung kann erst nach drei Takten mit der Ausführung der korrekten Befehlsfolge gestartet werden.








- Steuerflusskonflikte
 - Lösung des Konflikts: Einfügen von Verzögerungsphasen






- Steuerflusskonflikte
 - Lösung des Konflikts: Einfügen von Verzögerungsphasen
 - Problem: Vermeiden langer Wartezeiten
 - Möglichst frühe Auswertung der Bedingung und frühe Berechnung des Sprungziels: ID Phase ist geeignet
 - Aber
 - » Strukturkonflikt: ALU kann nicht für Berechnung des Sprungziels verwendet werden, weshalb eine zusätzliche ALU zur Sprungzielberechnung in ID-Phase notwendig ist.
 - » Datenabhängigkeit: zwischen arithmetischer Operation und nachfolgender Verzweigung; Konflikt mit Verzögerung
 - » Dekodieren, Zieladresse berechnen und PC schreiben sind in einer Pipeline-Stufe: Kritischer Pfad in der Dekodierphase, d.h. Verlängerung der Zykluszeit!







- Pipeline-Konflikte
 - Steuerflusskonflikte
 - Lösung des Konflikts: Einfügen von Verzögerungsphasen
 - Problem: Vermeiden langer Wartezeiten
 - Mit einer Pipeline-Reorganisation wie beschrieben bleibt eine Verzögerungsphase!
 - → Lösung: Statische und dynamische Techniken zur Konfliktauflösung!



- Steuerflusskonflikte
 - Dynamische Technik zur Auflösung von Konflikten
 - Pipeline-Interlock
 - » Hardware zum Erkennen einer Verzweigung
 - » Hardware-Interlocking zum Anhalten des der Verzweigung folgenden Befehls







- Steuerflusskonflikte
 - Sprungvorhersage (Branch Prediction):
 Vorhersage des Verhaltens bei Verzweigungen
 - Beim Auftreten einer Verzweigung: Vorhersage des Sprungziels
 - Füllen der Verzögerungsphasen spekulativ mit Befehlen, die dem Sprung folgen oder die am Sprungziel stehen
 - Nach Auswertung der Sprungbedingung:
 - » Fortfahren mit der Ausführung ohne Verzögerung bei korrekter Vorhersage.
 - » Verwerfen der geholten Befehle bei falscher Vorhersage








- Sprungvorhersage
 - Statische Sprungvorhersage
 - Die Richtung der Vorhersage ist für einen Befehl immer gleich
 - Dynamische Sprungvorhersage
 - Die Vorhersage hängt von der Vorgeschichte ab.



- Sprungvorhersage (Branch Prediction)
 - Statische Sprungvorhersage
 - Die Richtung der Vorhersage ist für einen Befehl immer gleich
 - Sprungvorhersage im Prozessor fest verdrahtet:
 - » Branch-taken: Annahme, dass die Verzweigung immer stattfindet.
 - » Branch-not-taken: Annahme, dass die Verzweigung nicht stattfindet.



- Sprungvorhersage (Branch Prediction)
 - Statische Sprungvorhersage
 - Compiler-generierte Sprungvorhersage
 - » Kodierung der Vorhersage in einem Bit des Opcodes
 - » Holen der Befehle von der festgelegten Sprungrichtung
 - » Bei falscher Vorhersage werden die geholten Befehle wieder verworfen.
 - » Vorhersage aufgrund Programmanalyse oder Profiling




- Sprungvorhersage (Branch Prediction)
 - Dynamische Vorhersage
 - Berücksichtigung des Programmverhaltens
 - » Die Richtung hängt von der Vorgeschichte der Verzweigung ab
 - Genauere Vorhersage möglich
 - Hoher Hardware-Aufwand!




- Sprungvorhersage (Branch Prediction)
 - Dynamische Vorhersage
 - Sprungziel-Cache: Branch Target Address Cache (BTAC), Branch Target Buffer (BTB)
 - » Speichert die Adresse der Verzweigung und das entsprechende Sprungziel
 - » Steht in Verbindung mit IF-Phase

| Adresse der Verzweigung | Sprungziel- adresse |
|----------------------------|------------------------|
| | |
| | |
| | |
| | |




- Sprungvorhersage (Branch Prediction)
 - Dynamische Vorhersage
 - Sprungziel-Cache: Branch Target Address Cache (BTAC), Branch Target Buffer (BTB)
 - In Verbindung mit Branch Prediction Buffer, Branch History Table (BHT)
 - » Weiteres Feld für Vorhersagebit






- Sprungvorhersage (Branch Prediction)
 - Branch Prediction Buffer, Branch History Table
 - Vorhersagebit:
 - » Wenn das Bit gesetzt ist, wird angenommen, dass der Sprung ausgeführt wird.
 - » Wenn das Bit nicht gesetzt ist, wird angenommen, dass der Sprung nicht ausgeführt wird.
 - » Bei einer Fehlannahme: Invertieren des Bits











- Sprungvorhersage (Branch Prediction)
 - Branch Prediction Buffer, Branch History Table:
 Zwei-Bit Predictor
 - Zwei Bit pro Eintrag für die Kodierung der Vorhersage
 → vier Zustände:
 - » Sicher genommen (stronly taken)
 - » Vielleicht genommen (weakly taken)
 - » Vielleicht nicht genommen (weakly not taken)
 - » Sicher nicht genommen (stronly not taken)
 - In einem sicheren Zustand sind zwei aufeinander folgende Fehlannahmen notwendig, um die Vorhersageannahme umzudrehen.







- Sprungvorhersage (Branch Prediction)
 - Branch Prediction Buffer, Branch History Table: Zwei-Bit Predictor mit Sättigungszähler (Two Bit Predictor with Saturation Scheme)








- Sprungvorhersage (Branch Prediction)
 - Branch Prediction Buffer, Branch History Table: Zwei-Bit Predictor mit Hysteresemethode (Two Bit Predictor with Hysteresis Scheme)





- Sprungvorhersage (Branch Prediction)
 - Branch Prediction Buffer, Branch History Table:
 Zwei-Bit Predictor
 - Erweiterbar auf n Bit
 - » Experimente haben gezeigt, dass kaum Verbesserungen erzielbar sind.
 - Implementierbar im Branch Target Address Cache
 - Neben BTAC Verwendung einer Branch History Table als Vorhersagetabelle






- Sprungvorhersage (Branch Prediction)
 - Branch Prediction Buffer, Branch History Table:
 Zwei-Bit Predictor
 - Fehlannahmen:
 - » Falsche Annahme für Verzweigung
 - » Durch die Indizierung wurde die Vergangenheit eines anderen Sprungbefehls betrachtet.
 - Gute Vorhersagen in technisch-wissenschaftlichen Programmen (Schleifen).
 - Hohe Fehlannahmerate bei Programmen, in denen die Sprünge miteinander in Beziehung stehen.
 - → Führen zu komplexen Sprungvorhersagetechniken!





- Sprungvorhersage (Branch Prediction)
 - Zusammenfassung
 - Statische Vorhersage
 - » Hardware- oder Compiler-Techniken
 - Dynamische Vorhersage
 - » Berücksichtigung der Vorgeschichte
 - » Hohe Genauigkeit erreichbar
 - » Hoher Hardware-Aufwand
 - » Für superskalare Prozessoren ist eine möglichst genaue Vorhersagetechnik notwendig: komplexe Techniken





• Literatur:

- Patterson/Hennessy: Rechnerorganisation und entwurf - Die Hardware/Software-Schnittstelle.
 Deutsche Ausgabe herausgegeben von Arndt Bode, Wolfgang Karl, Theo Ungerer; Spektrum Akademischer Verlag, Heidelberg, 2005:
 - Kapitel 6
- Binkschulte/Ungerer: Microcontroller und Mikroprozessoren. Springer-Verlag, Heidelberg, 2002:
 - Kapitel 2, insbesondere Abschnitte 2.3 und 2.4